5.1. Multiplexores
Los
multiplexores son circuitos combinacionales con varias entradas y una salida de
datos, y están dotados de entradas de control capaces de seleccionar una de las
entradas de datos para permitir su transmisión desde la entrada seleccionada a
la salida que es única.
La entrada seleccionada viene determinada por la combinación
de ceros (0) y unos (1) lógicos en las entradas de control. La cantidad de
entradas de control que necesitaremos para seleccionar, será el resultado de
elevar el 2 a una potencia. Así, por ejemplo, a un multiplexor de 8 entradas le
corresponderán 3 de control.
Podemos decir que la función de un multiplexor consiste en
seleccionar una entrada de entre un número de líneas de entrada y transmitir el
dato de un canal de información único. Por lo tanto, es equivalente a un
conmutador de varias entradas y una salida.
Circuito Multiplexor
El circuito multiplexor es un
circuito con N + 2N entradas y 1 salida. Para el caso de N = 3 tiene el
siguiente símbolo:
Su tabla de verdad es:
A B C Y
0 0 0 D0
0 0 1 D1
0 1 0 D2
0 1 1 D3
1 0 0 D4
1 0 1 D5
1 1 0 D6
1 1 1 D
Es decir que la salida Y toma
el valor de la entrada D cuyo índice coincida con el número
binario representado por las
entradas A, B y C. Las entradas A, B y C se llaman entradas de
"control" y las entradas D se llaman de "datos".
Se denomina multiplexor porque
es capaz de presentar en una sola variable Y cualquiera de las 2N entradas.
Esto tiene aplicaciones cuando la salida Y es un "canal principal de
comunicación", mientras que las entradas D son "sub-canales de comunicación".
Este circuito permite que variando en el tiempo las entradas de control
logremos dividir la utilización del canal principal entre los subcanales. Esta
técnica se denomina TDM (Time Division Multiplexing). De allí que el circuito
se denomine multiplexor.
Una característica distintiva
del circuito multiplexor es su aplicabilidad para la realización de
funciones lógicas. Consideremos
el siguiente circuito basado en un multilexor 8 a 1:
Si escribimos la tabla de
verdad de este circuito nos queda:
a b
c M
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
que coincide con la tabla de
verdad del circuito Mayoría (a, b, c).
Si observamos nuevamente la
tabla de verdad resumida del circuito multiplexor
constataremos que asignando un
valor apropiado a cada una de las entradas del datos D, estamos
en condiciones de generar el
valor 0 ó 1 correspondiente a cada una de las combinaciones de los bits de
control (entradas A, B, C). Esto permite construir cualquier función lógica de
n variables con un multiplexor de n entradas de control.
Los circuitos integrados
disponibles (como el 74251) disponen de salida "tri-state" (el
concepto de tri-state se verá
más adelante) controlada por una entrada adicional G y una salida de
lógica invertida W:
5.2. Demultiplexores
El circuito demultiplexor
realiza la tarea inversa al multiplexor. Posee 1 entrada de datos, N entradas de control y 2N
salidas, según el símbolo:
5.3. Codificadores
Son los dispositivos MSI que
realizan la operación inversa a la realizada por
los decodificadores.
Generalmente, poseen 2
n entradas y n salidas.
Cuando solo una de las entradas
está activa para cada combinación de salida, se
le denomina codificador
completo.
Por ejemplo, el siguiente
circuito proporciona a la salida la combinación
binaria de la entrada que se
encuentra activada. En este caso se trata de un
codificador completo de 8 bits,
o también llamado codificador de 8 a 3 líneas:
Las salidas codificadas,
generalmente se usan para controlar un conjunto de 2n
dispositivos, suponiendo claro
está que sólo uno de ellos está activo en cualquier
momento. Sin embargo cuando nos
encontremos con que se deben controlar
dispositivos que pueden estar
activos al mismo tiempo, problema que se suelen
encontrar los sistemas
microprocesadores, es preciso usar un dispositivo que nos
proporcione a la salida el
código del dispositivo que tenga más alta prioridad.
5.4. Decodificadores
un decodificador realiza la
función opuesta a la de codificar, es decir, convierte un código binario de
varias entradas en salidas exclusivas. Podemos distinguir dos tipos básicos de
decodificadores: los excitadores y los no excitadores. En el primero de los
casos tenemos, por ejemplo, aquellos cuya misión es convertir el código BCD de
sus entradas al formato de salida necesario para excitar un visualizador
numérico o alfanumérico.
El decodificador es un dispositivo que acepta una entrada digital codificada en binario y activa una salida.
Este
dispositivo tiene varias salidas, y se activará aquella que establezca el
código aplicado a la entrada.
Con
un código de n bits se pueden encontrar 2n posibles combinaciones. Si se tienen 3 bits (3 entradas)
serán posibles 23 = 8 combinaciones.
Una
combinación en particular activará sólo una salida.
5.5. Sumador medio
Medio Sumador: Un medio sumador es un
circuito que se caracteriza por tener dos entradas y dos salidas que vendrían a
ser el resultado de la suma y el acarreo mientras que los dos bits de entrada
representan el sumando y el añadido de la operación.
La tabla de verdad de un medio sumador es la siguiente:
x | y | c | s |
0 | 0 | 0 | 0 |
0 | 1 | 0 | 1 |
1 | 0 | 0 | 1 |
1 | 1 | 1 | 0 |
Las ecuaciones lógicas para las salidas s y c son:
s=x`y+xy`=x(xor)y.
c= xy.
La tabla de verdad de un medio sumador es la siguiente:
x | y | c | s |
0 | 0 | 0 | 0 |
0 | 1 | 0 | 1 |
1 | 0 | 0 | 1 |
1 | 1 | 1 | 0 |
Las ecuaciones lógicas para las salidas s y c son:
s=x`y+xy`=x(xor)y.
c= xy.
5.6. Sumador completo
Completo:
Un sumador completo es un circuito combinacional que forma la suma aritmética
de 3 bits de entrada. El sumador completo consta de 3 entradas y 2 salidas. Las
2 primeras entradas que se denominan “x” y “y” representan los dos bits
significativos que van a añadirse mientras que la tercer entrada que se denomina
“z” representa la cuenta que se lleva de la posición previa significativa más
baja. Al igual que en el medio sumador las 2 salidas se denominan “s” y “c”. La
tabla de verdad de un sumador completo es la siguiente:
x | y | z | c | S |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 | 1 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 1 | 1 | 0 |
1 | 0 | 0 | 0 | 1 |
1 | 0 | 1 | 1 | 0 |
1 | 1 | 0 | 1 | 0 |
1 | 1 | 1 | 1 | 1 |
Las ecuaciones lógicas para s y c son las siguientes:
S= x`y`z + x`yz`+ xy`z`+ xyz
C= xy + xz+ yz
x | y | z | c | S |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 | 1 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 1 | 1 | 0 |
1 | 0 | 0 | 0 | 1 |
1 | 0 | 1 | 1 | 0 |
1 | 1 | 0 | 1 | 0 |
1 | 1 | 1 | 1 | 1 |
Las ecuaciones lógicas para s y c son las siguientes:
S= x`y`z + x`yz`+ xy`z`+ xyz
C= xy + xz+ yz
BIBLIOGRAFIA:
http://www.fing.edu.uy/tecnoinf/cursos/arqcomp/material/teorico/arq-teorico03.pdf
http://ingeniatic.euitt.upm.es/index.php/tecnologias/item/529-multiplexor
http://www.angelfire.com/al2/Comunicaciones/Laboratorio/codifica.html
http://www.angelfire.com/al2/Comunicaciones/Laboratorio/demulti.html
http://www.unicrom.com/dig_decodificadores.asp
http://www.slideshare.net/Ka
salazar rivera
No hay comentarios:
Publicar un comentario